جامع تسلسلي

{{orphandate=يناير 2010}}

الجامع التسلسلي

من أجل تقليل عدد الدارات المستخدمة في عملية [[جمعمسجلي إزاحة]] AوB كل منهما طوله (n) خانة ويخصص للمجموع (n+1)خانة. وتتم إزاحة العددين تسلسليا [[بتخانة]] فخانة(من اليمين إلى اليسار) إلى دخل الجامع الكامل وبفرض أن [[قلابالمسجل]] وفقط إنهاءا لذلك لاحاجة لمسح مسجل المجموع (clear) عند بداية عملية الجمع. قبل ورود الحافة القادحة الأولى لموجة الساعة تكون الخانتين (A0)و (B0) جاهزتين على مدخلي الجامع الكامل (Ai)و(Bi) ويكون المدخل (Ci=0). كما تكون القيمتين (S0)و (C0) الناتجتين من جمع(Ai) و(Bi) جاهزتين على مخرج الجامع الكامل (Si)و((Ci+1(افترضنا أن زمن تأخير الانتشار للجامع الكامل الذي يعتبر من الدارات التركيبية صغير بالنسبة لدور الساعة).يتم عند ورود أول جبهة قادحة تسجيل الخانة (S0) من المجموع في القلاب الموجود في لأقصى يسار مسجل المجموع ومع نفس النبضة يصل ناتج عملية الجمع التي يتم تنفيذها لحظيا إلى الخانة اليسارية للمسجل.كما يتم ازاحة مسجلي المضاف والمضاف إليه خانة واحدة بحيث تصبح الخانتين التاليتين مرتبة (A1)و (B1) جاهزتين على مدخلي الجامع الكامل. ويتم تخزين الناتج المحمول عن العملية في [[قلابالقلاب D]]إن الهدف من [[قلاب]] هو تأمين تأخير زمني قدره دور ساعة لكي تظهر الخانة المنقولة (carry bit) والناتجة من عملية جمع للخانتين السابقتين في الوقت المناسب لتجمع مع الخانتين التاليتين. وعند ورود نبضة الإزاحة التالية يتم تطبيق المحمول على الدخل Cn-1 في دارة الجامع .قبل البدء في عملية الجمع يكون المحمول مساويا للصفر .

الجامع التسلسي الرقمي

عبارة عن دارة تقوم بجمع رقمين مع بعضهما البعض ومع خانة سابقة تسمى خانة الحمل وينتج رقم جديد مع خانة حمل جديدة كلا من المعاملين A,B عبارة عن رقم واحد يقوم بالدخول للجامع لمرة واحدة أما الحمل الخارجي (Co) من الجامع التسلسلي فإنه سوف يعود إلى أول جامع كامل خلال الدورة الثانية للمؤقت عندها الرقم التالي من الدخل يكون قد وصل. عندما XC4000 عندها يحتاج الجامع التسلسلي الرقمي (1 CLB )ليحمل حاصل الجمع والحمل مخزن داخل القلابات . الرقم القادم من (CLBs) سوف يعود على رقم من الخانات في الكلمة. الجامع التسلسلي الرقمي عند القيمة N=2 يستعمل ثلاثة من (LUTs) وثلاثة من القلابات وواحد من الوحدة المنطقية للحمل السريع one fast-carry logic unit

نظام الجامع التسلسلي

[[en:Serial binary adder]]

المراجع

• النظم المنطقية د.فادي فوز //منشورات جامعة حلب,سورية.
http://www.quinapalus.com/wires8.html http://www.cs.mun.ca/~paul/cs3724/material/web/notes/node22.html
• serial number arithmetic
• Full adder
• BCD adder

التصانيف

حسابيات حاسوبية